Uno de los puntos más importantes cuando se diseña un nuevo procesador, sea cual sea la función de este, es el consumo energético que tiene y por tanto cómo está organizado para aprovechar en el máximo posible la energía que le es suministrado. Es ahí donde entra lo que se llama Power Delivery Network o PDN. ¿En qué consiste y por qué es importante en el diseño de un nuevo procesador?
Existe el mito, arraigado en la mente de mucha gente, que el consumo energético de un procesador es algo que los fabricantes de repente descubren cuando este salta de la fase de diseño a la de preproducción. La realidad es bien distinta, al fin y al cabo un procesador no es más que un circuito eléctrico a muy, pero que muy pequeña escala. Por lo que estamos hablando de que la forma en la que se mueven los electrones a través del circuito es crucial y forma parte del diseño inicial del procesador desde el principio.
¿Cómo se mide el consumo energético de todo procesador?
No podemos saber cuál es el consumo energético exacto de un procesador, ya que se pueden producir una serie de fenómenos físicos que varían el resultado y que solo son conocidas una vez el diseño se ha fabricado y por tanto pasa de lo conceptual a lo real. Por lo que se hace una aproximación, la cual les sirve a los ingenieros para hacerse una idea aproximada de cuál será el consumo energético.
La fórmula general es la siguiente:
Potencia (vatios) = número de puertas lógicas*capacitancia*frecuencia de reloj * voltaje al cuadrado.
Pero esta se trata de una estimación muy genérica, dentro de un mismo procesador los diseñadores pueden hacer uso de diferentes tipos de puertas lógicas incluso dentro de un mismo tipo y con diferentes niveles de consumo. Pero en especial depende de la forma en la que las diferentes puertas lógicas que forman los diferentes elementos del procesador se conecten entre sí. Es aquí donde entramos en la Power Delivery Network o PDN. La cual forma parte del diseño de cada procesador y hace referencia a cómo se distribuye la energía entre las diferentes puertas lógicas.
¿Qué es la Power Delivery Network?
Durante el diseño de un procesador, se llega el punto en que es necesario organizar los diferentes bloques que lo componen e interconectarlos entre sí de cara a la comunicación. Pero cada elemento requiere un flujo de corriente eléctrica para funcionar. Por lo que al igual que ocurre cuando se realiza un edificio en el que se ha de diseñar la distribución de la red eléctrica, lo mismo ocurre cuando se diseña un procesador.
En una CPU lo que más consume son las interconexiones, a día de hoy entre las interconexiones internas y externas en el interior se van 3/4 del consumo interno del mismo y es uno de los desafíos más grandes para los ingenieros a día de hoy. Lo que hace que sea un desafío a la hora de crear nuevos procesadores con cada vez más núcleos donde no solo la interfaz de comunicación, sino también a la hora de alimentar los diferentes bloques del procesador.
Da igual que estemos delante del procesador a 1 W de un smartphone, el de 45 W de un portátil gaming de alta gama o los 200 W del procesador de un servidor. Todos ellos han sido diseñados con un Power Delivery Network en concreto. Lo cual implica que todos y cada uno de los ya no cientos de millones, sino miles de millones tienen que funcionar al voltaje adecuado. Si por ejemplo el voltaje fuese demasiado bajo los datos podrían variar y el procesador operar no solo con datos incorrectos, sino que también puede afectar a la estabilidad del procesador.
¿Cuáles son los desafíos actuales al diseñar un PDN?
A medida que ha ido pasando el tiempo, el voltaje en el que funcionan tanto los procesadores y las memorias ha ido bajando. Inicialmente los diseños de un ordenador completo se hacían usando varios chips interconectados bajo la interfaz TTL, lógica transistor a transistor, con un voltaje de 5 V. En la actualidad con el uso de transistores FinFet a 7 nm nos movemos en torno a los 0.5 V y 1 V. Lo que resulta en un desafío para los diseñadores de sistemas.
En un procesador digital, la señal se trata de manera binaria y por tanto el voltaje sufre una fluctuación entre dos valores de voltaje, uno activo y el otro con el procesador apagado. Gracias a ello, los valores están lo suficientemente separados como para que las subidas y bajadas del mismo no acaben haciendo que la señal enviada se confunda. No obstante, con el voltaje cada vez más bajo llega un problema y es que para poder alimentar a los procesadores más potentes con la suficiente potencia entonces hemos de aumentar la cantidad de amperios que lo alimentan. Desde el momento que el consumo de todo circuito electrónico es proporcional al cuadrado de su voltaje, la mayoría de diseñadores se han dedicado a mantenerlo lo más bajo posible dentro de la especificación.
El paradigma de bajo voltaje y alto amperaje supone un desafío debido a que se requieren una mayor cantidad de cables para transmitir la mayor cantidad de corriente necesaria. Complicando más de lo debido la Power Delivery Network no solo dentro del propio procesador, sino también en la parte exterior. Donde la organización de los VRM en la placa base o de la tarjeta de expansión es importante en el complejo sistema eléctrico.
Los Power Delivery Network en la actualidad y el futuro
En los últimos años han aparecido medidas de ahorro de energía y aumento de eficiencia en los procesadores. Entre ellas se incluye el uso de Power Delivery Networks construidas de manera modular. Las cuales están diseñadas para que partes del procesador se apaguen por completo cuando estas no son utilizadas para utilizar menos energía. Tampoco nos podemos olvidar de los mecanismos que permiten variar el voltaje de un procesador de manera dinámica para ir fluctuando la velocidad de reloj y el consumo energético.
Un procesador que funciona a 1 GHz con un voltaje de 1.2 V va a rendir igual que un procesador de 0.6 V a la misma velocidad de reloj, pero consumirá 4 veces más por el mismo trabajo. Es por ello que muchas CPUsy GPUs modernas tienen sus Power Delivery Networks pensadas para bajar el voltaje al mínimo necesario cuando la velocidad de reloj es baja. Lo cual amplía el nivel de complejidad del procesador, ya que es necesario diseñar al procesador para que pueda funcionar con diferentes voltajes en su diseño.
A día de hoy los procesadores están compuestos de miles de millones de transistores que forman cientos de millones de puertas lógicas y con ellos decenas de millones de sistemas combinacionales y secuenciales. El diseño del PDN se ha vuelto por tanto sumamente más complejo con el tiempo y si le añadimos lo que os hemos comentado hace unas líneas se convierte por tanto en una de las partes más importantes en el diseño de todo procesador.
La cosa se complica con los chiplets
La adopción de los chiplets supone que la Power Delivery Network no solamente se encuentra integrado en cada uno de los chiplets, sino también en el interposer que los intercomúnica entre sí. Teniendo en cuenta que la intercomunicación es lo que más energía consume en un procesador monolítico y el cableado en un sistema de chiplets aumenta su longitud entre los diferentes chiplets, entonces resulta que el mayor desafío se encuentra en la distribución de la energía en estas configuraciones.
¿La solución? Ha llegado por el uso de interconexiones en vertical, las cuales son mucho más cortas y son en mayor cantidad. Esto último permite hacer que operen a menos velocidad de reloj y por tanto a menor voltaje. Algo que es crucial de cara a mover la enorme cantidad de datos que requieren aplicaciones como la inteligencia artificial o el renderizado de gráficos. Pero al mismo tiempo esto supone una serie de problemas en el diseño de los interposers, de los que los departamentos de marketing no suelen hablar en público, pero que para los ingenieros se convierte en un enorme dolor de cabeza.
En todo caso, en el concepto chiplet, pese a que fisicamente tenemos diferencias chips, realmente su PDN se diseña como si se tratase de un solo procesador.
