Buena parte de la potencia en nuestros PCs se basa en la división en el trabajo, donde varios elementos se comparten la ejecución de una parte del código para trabajar con el mismo. Pero a veces ocurren conflictos en el acceso a los datos e instrucciones que se convierten en un problema de rendimiento. Una forma de solucionarlo es la memoria transaccional.
Uno de los mayores problemas que existen en los sistemas CPU multinúcleo que utilizan nuestros PCs es que se basan en el modelo Von Neumann, el cual consiste en que hay un solo pozo de memoria compartido. A medida que la cantidad de unidades de ejecución, núcleos, hilos de ejecución y demás elementos que funcionan en paralelo en una CPU van aumentando. Se van creando cada vez más conflictos entre ellos. No solo en el acceso a los datos, sino en la información que contienen las diferentes direcciones de memoria y por tanto del valor de las variables que utilizan los programas. Existen muchos métodos para evitar estos conflictos, uno de ellos es la memoria transaccional, la cual os vamos a describir en este artículo.
Una introducción al problema
A la hora de escribir un programa este se codifica en una serie de instrucciones que aparentemente se ejecutan de manera secuencial. Pero ya con el paralelismo de instrucciones con un único núcleo en medio de la ejecución pueden entrar diferentes unidades de ejecución. A esto hemos de tener en cuenta que la ejecución fuera de orden añade la complejidad que el acceso a la memoria y a los datos a tiempo de ejecución se hace de manera desordenada.
Cuando hay una gran cantidad de peticiones se acaba creando una contención al acceso de la misma memoria. Esto provoca que las peticiones se retrasen más y más, aumentando la latencia de la memoria con la CPU en ciertas instrucciones y afectando al ancho de banda. Para ello existen mecanismos que evitan en lo máximo posible estos conflictos en el acceso a memoria, de tal manera que los procesos accedan de memoria ordenada a la memoria. Lo cual evita conflictos a la hora de modificar los datos en la jerarquía de la misma, así como reduce los problemas de contención y en consecuencia de latencia en el acceso.
La forma más simple de conseguirlo es a través de cerrojos, los cuales son secciones del código donde marcamos que no se tienen que ejecutar de manera simultánea por diferentes hilos de ejecución de la CPU. Es decir, solo un núcleo de la misma se puede encargar de esta parte del código. Por lo que hemos hecho un cerrojo al resto de núcleos y el resto solo podrán entrar en la ejecución cuando se llegue a la instrucción que dé fin al cerrojo. Lo cual se dará cuando la parte del código aislada a todos los núcleos menos uno haya sido completada.
¿Qué es la memoria transaccional?
Un método para evitar los problemas descritos en la sección anterior es el uso de memoria transaccional. La cual no es un tipo de memoria ni de almacenamiento, por lo que no estamos hablando de una pieza de hardware pura. Su origen se encuentra en las transacciones de las bases de datos se trata de un tipo de instrucciones ejecutadas en las unidades Load-Store.
El sistema de transacciones en un procesador funciona de la siguiente manera:
- Se crea una copia de la parte de la memoria a la que varios núcleos quieren acceder, una por cada instancia.
- Cada instancia modifica su copia privada de manera independiente la resto de copias privadas.
- Si un dato ha sido modificado en una copia privada y no en el resto, entonces se copia la modificación también en el resto de copias privadas.
- Si dos instancias hacen un cambio en un mismo dato al mismo tiempo y este crea una incoherencia en los datos, entonces ambas copias privadas son eliminadas. y se copian las copias privadas del resto
El cuarto punto es importante, ya que es en esa parte en la que se hace patente que es necesario que esa parte del código se serializa. Lo que significa que el resto de instancias dejan de modificar sus copias privadas y las modificaciones son hechas por uno sola de las instancias. Cuando esta termina, entonces se copian las modificaciones en el resto de copias privadas. Cuando se ha ejecutado ya la parte del código marcado como transaccional y todas las copias privadas contienen la misma información entonces el resultado se copia en las líneas de caché y direcciones de memoria correspondientes.
Sistemas de memoria transaccional, el Intel TSX
Las siglas TSX, Transactional Synchronization Extensions, hacen referencia a una serie de instrucciones adicionales a la ISA x86, las cuales están pensadas para añadir soporte de memoria transaccional a las CPU de Intel. Por lo que se trata de una serie de instrucciones y mecanismos asociados a las mismas que permiten delimitar secciones específicas del código como transaccionales y que la CPU de Intel realice el proceso que os hemos comentado en el proceso anterior. Pero en este caso la implementación de Intel es un poco más compleja. Dado que como hemos visto antes si existe un conflicto entre dos datos se aborta todo el proceso por parte de una de las instancias en ejecución.
Su implementación en el hardware se consigue añadiendo un nuevo tipo de caché llamada caché transaccional en la cual se realizan las diferentes operaciones en los diferentes datos. Hay que tener en cuenta que lo que busca la memoria transaccional es reducir los conflictos a la hora de acceder a memoria. Pese a que las cachés soportan una mayor cantidad de peticiones que la RAM por lo general, estas también son limitadas y en especial en los niveles más alejados de los núcleos. Todo ello se combina con el uso de memorias internas y registros privados que sirven como soporte a las copias privadas ejecutadas por los diferentes núcleos.
Las instrucciones Intel TSX no son un set complejo, tenemos por un lado la instrucción XBEGIN que nos marca cuando empieza una sección transaccional de la memoria, la instrucción XEND que marca el final y la XABORT, la cual sirve para marcar una salida del proceso cuando se produce una situación excepcional.
¿El fin de las instrucciones Intel TSX?
A día de hoy las unidades de control de las CPU son en realidad microcontroladores completos, esto significa que la forma en la que decodifica las instrucciones y la lista de las mismas se puede actualizar. Intel realizó la primera implementación en la arquitectura Haswell y se ha mantenido dentro de las CPU de Intel hasta el momento. Ya que recientemente se ha desactivado vía firmware en los núcleos de sexta, séptima y octava generación de la propia Intel.
De tanto en cuando Intel realiza actualizaciones remotas de sus CPUs, las cuales son realizadas a través del Intel Management Engine que tenemos en nuestro PC sin que nos enteremos. No suelen ser comunes pero pueden incluir optimizaciones a la ejecución de ciertas instrucciones o incluso la eliminación del soporte de otras. La eliminación del Intel TSX en los Intel Core es porque con las últimas modificaciones del microcódigo interno de la unidad de control supone un conflicto en el funcionamiento del software, lo que supone que la CPU no funciona como debería hacerlo.
Pero el motivo real es que el Intel TSX permite ejecutar código malicioso por debajo del radar de los clásicos sistemas de seguridad, en especial al que afecta al sistema operativo. Dado que las copias privadas no corresponden ni al entorno del usuario ni del sistema operativo. Por lo que no deja de ser un problema similar al de la ejecución especulativa.
