No es ningún secreto teniendo en cuenta todo lo que se ha filtrado sobre las futuras CPU para servidores Xeon, nombre en clave Sapphire Rapids, que desde Intel pretenden utilizar memoria HBM, un tipo de memoria hasta ahora solo para tarjetas gráficas HPC, pero que poco a poco empieza a verse en las CPU para servidores. En el Hot Chips Intel ha dado nuevos detalles sobre HBM en Sapphire Rapids-SP.
El nombre en clave del futuro Intel Sapphire Rapids con memoria HBM ya tiene nombre de manera oficial por parte de la compañía ahora liderada por Pat Gelsinger, en concreto el nombre del modelo es Intel Sapphire Rapids-SP y se diferencia del Intel Sapphire Rapids estándar por el uso de memoria HBM2e. En concreto Intel ha optado por el uso de 4 pilas de 8 chips cada una, lo que por un lado supone poder alcanzar la mayor capacidad de memoria posible y por otro lado son mucho más caras que las tradicionales pilas de 4 chips cada una.
No hay diferencias en ancho de banda respecto a las pilas de 4 chips de memoria y de 8 chips, sino que las diferencias se reducen a la capacidad de almacenamiento y nada más. Tampoco se trata de un tipo de memoria HBM2E especial, ya que las pilas con 8 chips en vertical integrados en un solo chip de memoria están dentro del estándar de la JEDEC sobre este tipo de memoria. La cual recordemos que hemos visto utilizada en los últimos años en GPUs para computación de alto rendimiento como son las NVIDIA Tesla o las AMD Instinct.
En todo caso, la implementación de la HBM no se trata de una novedad en el mercado de las CPU para servidores, ya hay casos de procesadores con ISA ARM que utilizan memoria HBM en vez de DDR. En especial en aquellos que trabajan con grandes volúmenes de datos, donde la memoria HBM se convierte en el mejor tipo de memoria posible para estos procesadores.
Así son los Intel Sapphire Rapids-SP con memoria HBM
La memoria HBM al contrario que las clásicas DDR no se comunican por una interfaz en paralelo clásica, sino que requieren el uso de un interposer sobre el que se coloca tanto el procesador que se va a comunicar con la memoria misma, así como las pilas de memoria HBM. A este tipo de configuraciones son llamadas 2.5DIC y son un tipo de empaquetado y por tanto de construir un chip distinto a la forma tradicional.
Para construir Sapphire Rapids, Intel hará uso de su tecnología EMIB, con la cual puede colocar los 4 tiles o chiplets que forman el Sapphire Rapids SP así como las pilas de memoria HBM. La cual hará uso de memoria DDR5 como RAM principal, pero también les permite construir la versión con memoria HBM. Mientras que la versión estándar tiene 10 interconexiones EMIB y está montada sobre un enorme empaquetado de 4446 mm cuadrados para la versión estándar, la versión con HBM aumenta la cantidad de interconexiones EMIB de 10 a 14 y el tamaño de su empaquetado a 5700 mm cuadrados. Lo que podría suponer un tipo de socket distinto para el Sapphire Rapids SP
La inclusión de memoria HBM en los Sapphire Rapids-SP tiene que ver con la inclusión de unidades tensoriales en el procesador. En concreto las nuevas unidades AMX de Intel, las cuales son clave de cara al Machine Learning, una de las ramas de la inteligencia artificial. Se trata de unidades que trabajan con grandes cantidades de datos y cuyo rendimiento depende del ancho de banda de la memoria externa. Por lo que los Intel Sapphire Rapids SP con memoria HBM tienen como objetivo el mercado de la inteligencia artificial.
