La arquitectura Intel Sunny Cove que dará vida a los procesadores Ice Lake es tan esperada como Zen 2 por parte de AMD. Los cambios internos se van a hacer notar y eso por norma debe repercutir en un mayor rendimiento. Hoy se ha filtrado una validación oficial de una CPU de escritorio que nos detalla muchas cosas de la jerarquía de cachés, incluida L1 y L2, donde estas han sufrido algunos cambios.
Grandes cambios afectarán a las cachés
La arquitectura Core supuso un cambio radical en la política y arquitectura del gigante azul, donde Sandy Bridge llegó más tarde con una nueva ola de actualizaciones tras el éxito de los 1366 y anteriormente 775.
Como decíamos, desde Sandy Bridge allá en 2011 la jerarquía de cachés y su nivel asociativo se han tocado muy poco. Tuvo que llegar Skylake con sus famosos problemas de L2 para que viésemos algún cambio arquitectónico y con ello un movimiento de Intel hacia el futuro.
En aquella ocasión, el tamaño no se tocó, pero sí su asociatividad con los núcleos y con el resto de niveles de caché, ya que esta se redujo de 8 a 4 para aumentar su tamaño o su velocidad.
Las cachés tienen un papel fundamental en el rendimiento de cualquier CPU, por ello el modo de asociarse, su tamaño y velocidad van intrínsecamente unidos. Si se reduce la asociatividad se puede aumentar la velocidad en sus registros o aumentar tamaño, si se aumenta la asociatividad por norma general el tamaño desciende y en los cambios de nodo puede que se pueda mantener la velocidad.
Ice Lake tendrá mejor ejecución de cachés paralela, reducirá su latencia y mejorará el rendimiento
Intel ya dijo claramente que el sistema de cachés mejoraría en Ice Lake, ya que implementarán mejores algoritmos y nuevas asociaciones, donde el proceso de 10 nm hará el resto en cuanto a tamaños.
La filtración de hoy indica claramente que Intel ha dado un paso de gigante en esta nueva arquitectura, ya que lo desvelado parece muy prometedor.
La caché L1 de datos ha ampliado a 12 sus líneas de asociatividad y ha crecido un 50% en su tamaño, desde los 32 KB de rigor hasta unos más completos 48 KB.
En cambio, la L1 de instrucciones se mantiene inalterada, dejando en 32 KB y 8 enlaces asociativos esta caché.
Esto se explicaría mediante la reestructuración del front end y back end, donde se han ampliado los «wide allocation«, los puertos de ejecución y aumentado con ello el ancho de banda de la L1 con 4 AGUs y dos Store Data.
Esto permite que más instrucciones se ejecuten y terminen en los programadores al mismo tiempo, y por lo tanto ayudará a aumentar el tan buscado IPC.
Los mayores cambios los registra la L2, ya que pasamos de 256 KB a 512 KB por núcleo, duplicando su asociatividad a valores de Haswell y Broadwell, principal escollo que tuvo Skylake con los juegos y su cuello de botella con las AGUs.
Ice Lake tendrá entonces todas las ventajas de Haswell y Broadwell con el doble de tamaño disponible, un paso adelante sin duda.
La L3 en cambio no presenta modificación alguna, manteniendo las 16 vías y los 2 MB de rigor por núcleo, propio de este tipo de plataformas.
Lenovo y Dell ya compiten por ser los primeros en implementar Ice Lake
Parece que todo se está moviendo muy rápidamente entre bambalinas, y es que los grandes fabricantes de portátiles quieren poner toda la carne en el asador con la nueva arquitectura de Intel.
Por lo pronto, ya conocemos que Lenovo y Dell serán los primeros que presente portátiles con dichos procesadores, en al menos, una configuración de 4 núcleos y 8 hilos.
Las fechas se siguen manteniendo, ya que Intel no arroja prenda y sigue firme en su palabra: temporada de vacaciones. Por lo que entendemos que debe ser entorno a final de año cuando veamos los primeros procesadores de alto rendimiento de la compañía a 10 nm.
