AMD Zen 3 podría decir adiós al CCX y duplicaría el número de hilos por núcleo

En una presentación técnica -ya borrada- publicada momentáneamente por Mark Papermaster, CTO de AMD, se ha podido ver información muy sustancial sobre la próxima generación de procesadores de AMD, incluyendo cómo la compañía planea decirle adiós al actual complejo de computación CCX, así como el hecho de que la nueva implementación de SMT duplicará el número de procesadores lógicos por núcleo físico o, en otras palabras, se doblará el número de hilos por núcleo.

Con su microarquitectura de procesador Zen 3 de próxima generación diseñada para el proceso de fabricación EUV de 7 nm, AMD podría decirle adiós al complejo de computación CCX actual, anunciando chiplets con cachés monolíticos de último nivel (caché L3) que se compartirían en todos los núcleos de cada chiplet. AMD adoptó un enfoque de cómputo de cuatro núcleos para la construcción de procesadores de múltiples núcleos en Zen, de manera que los die «Zeppelin» de 8 núcleos presentaban dos CCX de cuatro núcleos cada uno.

Con la generación de procesadores Zen 2, la compañía tomó la decisión de reducir la complejidad de estos chiplets, que tan solo contenían los núcleos de la CPU, la caché L3 y la interfaz Infinity Fabric, dejando fuera el controlador I/O de los chiplets y ubicándolo en otra parte del procesador.

Esto redujo la necesidad de mantener la topología CCX a nivel técnico y económico, si bien es cierto que se limita la cantidad de memoria caché L3 a la que puede acceder cada uno de los núcleos individuales.

Procesador AMD Zen

AMD Zen 3 duplicaría los hilos de proceso por núcleo

Esto que os hemos explicado de los CCX es solo una de las características de AMD Zen 3 filtradas por el CTO de la compañía, pero no es la más interesante (al menos no para los usuarios). Lo más interesante es que, según Papermaster, la compañía optimizará el SMT (Simultaneous Multi-threading), la facultad de los procesadores de AMD equivalente al Hyperthreading de Intel que permite a cada uno de los núcleos del procesador ejecutar varias tareas de manera simultánea, llamado también hilos de proceso.

Con esta optimización, se duplicaría el número de hilos de proceso por cada uno de los núcleos individuales, de manera que si actualmente tenemos por ejemplo un procesador AMD de 8 núcleos y 16 hilos de proceso, con esta nueva optimización estaríamos hablando de que cada uno de los 8 núcleos del procesador sería capaz de manejar hasta 4 procesos simultáneamente, o en otras palabras, el procesador tendría 8 núcleos y 32 hilos de proceso.

Procesador AMD Milan

Esta novedad estará limitada, al menos inicialmente, a los núcleos «Milan» que llevarán los procesadores EPYC de la compañía, módulos multi chip de 8 chiplets de 8 cores cada uno, es decir, de 64 cores en total. Según Papermaster, cada uno de estos chiplets contará con hasta 32 MB de memoria caché de último nivel, que viene de nuevo a confirmar el detrimento de la topología CCX actual. La interfaz I/O de los núcleos «Milan» mantendrá la interfaz PCI-Express 4.0 y el controlador de memoria RAM DDR4 de cuádruple canal.

En todo caso y dado que esta presentación técnica fue eliminada al poco de ser publicada, nuevamente debemos coger esta información con pinzas y no tomarla como verdad absoluta -pese a que venga del CTO de la compañía- hasta que AMD confirme las características de los nuevos procesadores Zen 3.