Intel Co-EMIB: así serán los procesadores del futuro de Intel, con arquitectura vertical
Desde la ciudad de San Francisco en el SEMICON West, Intel ha desvelado el futuro de sus procesadores, donde ha dejado algunas notas interesantes acerca de cómo piensa implementarlos, ya que el enfoque de la arquitectura ha cambiado completamente hacia una disposición arquitectónica vertical. El nuevo sistema de empaquetado se llamará Intel Co-EMIB e incluirá dos recursos ya vistos: EMIB y Foveros.
Los nuevos procesadores aprovecharán el espacio vertical gracias a Co-EMIB
Intel parece tener muy claro que el futuro de los procesadores no pasa por únicamente la disposición de chiplets a través de una matriz. En otros artículos ya hablamos de EMIB y de la tecnología Foveros, pero lo que no sabíamos de primera mano es que Intel piensa usarlos en conjunto para lanzar lo que ha denominado como Co-EMIB.
Co-EMIB aprovecha las bondades de cada una de las tecnologías nombradas para realizar interconexiones de alta densidad que permitirán un ancho de banda muy alto pero con un consumo bajo. Lo que se consigue con ello es conectar dos o más elementos basados en Foveros con el rendimiento de un solo chip.
Los prototipos mostrados apilaron 18 troqueles pequeños en uno grande utilizando la tecnología 3D de Foveros. Después, dos dispositivos se conectaron mediante cuatro enlaces EMIB usando bump pitches de 45 y 55 mm.
Además, el diseño no queda ahí, sino que puede ser ampliado para interconectar otros dispositivos como memoria, por ejemplo.
Las novedades no acaban aquí, ya que Intel ha presentado ODI (interconexión omnidireccional), la cual representa la interconexión omnidireccional de nueva generación y aporta más flexibilidad para la comunicación entre los chiplets, los interposer y los sustratos que se requieran.
ODI llegará en varios Tipos, donde el Tipo 1 estará totalmente incrustado debajo del die, ya que al ser de mayor tamaño éste, quizás requiera de varios ODI para su correcto funcionamiento. El Tipo 2 hace la antigua función de EMIB, interconectando distintos die, pero sin estar incrustado en ellos.
El método para conectarlos es a través de TSV, entregando la energía directamente del sustrato a la matriz superior, lo que consigue reducir la latencia, mejorar la entrega de potencia y permitir un mayor ancho de banda.
MDIO: su nueva interfaz de matrices y troqueles
Lo último que presentó Intel fue MDIO, un enfoque modular que parte de la premisa de conectar bloques a base de chiplets. Según Intel, MDIO mejora la eficiencia energética y logra más del doble de velocidad por pin, sin olvidar la mejora en el ancho de banda frente a las anteriores AIB.
Con esta nueva interfaz física de apilamiento de chiplets, Intel se sitúa a la altura de los avances de TSMC, algo que vimos la semana pasada con LIPINCON y su nuevo chips y diseño.
MDIO llegará, como muy pronto, el año que viene, justo cuando TSMC lanzará su tecnología y aunque Intel seguirá por detrás en velocidad por pin, logrará casi cuadruplicar la velocidad en Gbps por milímetro cuadrado de lo ofrecido por TSMC, además con mejor eficiencia.
No se ha desvelado cuándo estarán disponibles los primeros procesadores totalmente funcionales bajo Co-EMIB, pero lo que ahora sabemos es que Intel pretende adelantar a AMD con un diseño modular y apilamiento vertical, algo novedoso en la industria, sobre todo por su alta modularidad, donde se puede incluir incluso hasta memorias HBM.