En la noche de ayer TSMC hizo varios anuncios importantes que están destinados a cambiar el mercado del silicio en los años venideros. Fue en el OIP Ecosystem Forum donde el gigante de los semiconductores anunció su generación de litografía a 7 nm con EUV, es decir 7 nm +.
TSMC no se detiene en 7 nm y ya mira a los 5 nm gracias a EUV
La compañía a ido más allá y ha comentado que la llamada producción de riesgo de los 5 nm debería de comenzar en la primavera de 2019 para, un año después, comenzar la producción en serie.
Todo este avance en tan poco tiempo viene de parte de la nueva depuración de la tecnología de litografiado EUV (litografía ultravioleta extrema) que ha sido reducida a 13,5 nm. Si está pensando en que consiste EUV, déjenos explicárselo brevemente: consiste en una fuente de luz de plasma de estaño (Sn) accionada por láser mediante unas ópticas reflectivas que comprenden espejos de múltiples capas, contenidas dentro de un ambiente de gas hidrógeno. El hidrógeno se utiliza para mantener el espejo recolector EUV en la fuente libre de deposición de Sn.
Toda la materia absorbe la radiación EUV, pero es necesario el vacío más absoluto para poder conseguir los mejores resultados. Todos los elementos ópticos, incluida la fotomáscara , deben usar multicapas de molibdeno/silicio ( Mo/Si ) libres de defectos, es decir, puros (que consisten en bicapas de 40 Mo/Si) que actúan para reflejar la luz mediante la interferencia entre capas.
Como decíamos, la longitud de onda de 13,5 nm está lista para uso industrial, lo que mejora el ratio de rendimiento frente a la longitud actual para los procesos de 10 y 7 nm, ya que la longitud actual de 193 nm resulta imposible de rentabilizar al tener que añadir demasiadas capas para su exposición final.
TSMC gracias a esta tecnología será capaz de desplegar hasta 14 capas en los próximos 5 nm en primavera de 2019, pero mientras, tanto TSMC como Samsung ofrecerán un proceso de 7 nm + con algunas capas expuestas a EUV mientras que en otras seguirán el método clásico.
Para ser concretos, el gigante de los semiconductores afirma que podrá incluir hasta 4 capas EUV, dato que apenas incluye mejora sobre el proceso de 7 nm tradicional al no estar expuesto en su totalidad, por lo que estiman que sus 5 nm tendrán un salto más grande de rendimiento.
Este proceso EUV es el que Intel ha decidido adoptar después de años de retraso con sus 10 nm en longitud de onda tradicional. Ahora las máquinas de ASML disponen de la tecnología para avanzar más allá, por lo que el gigante azul ya dio muestras de densidad concretas.
Parece ser que gracias al cobalto tanto Intel como TSMC van a poder implementar escalas entre 2,4X y 2,7X de mejora. De manera que el salto de transistores por milímetro cuadrado debe ser alto y con ello mejorar bastante el rendimiento de los chips.
