Así serán los chips del futuro de TSMC, con tecnología LSI

Así serán los chips del futuro de TSMC, con tecnología LSI

Rodrigo Alonso

Si bien las tecnologías de nodos de fabricación de chips y la Ley de Moore están en plena y evidente desaceleración, los fabricantes y diseñadores de chips siguen buscando nuevas soluciones creativas para permitir que el escalado de dispositivos y rendimientos siga aumentando. Las tecnologías de encapsulamiento avanzadas son una de esas áreas en las que hemos visto grandes innovaciones en los últimos años, como la introducción de interposers de silicio, la integración de la memoria HBM en el propio chip o el cambio hacia la modularización con los chiplets. Hoy vamos a hablaros de la tecnología LSI de TSMC, con la que pretenden construir sus chips en el futuro y que puede cambiar -para bien- cómo funciona esta industria.

Los interposer de silicio plantean desafíos en cuanto a coste, ya que son muy caros y requieren una cantidad de silicio bastante grande, mientras que los diseños de chiplet que utilizan empaques convencionales en sustratos orgánicos están limitados por el ancho de banda de entrada / salida y la eficiencia energética. Una solución a este problema ha sido la introducción en la industria de matrices de silicio intermedias que conectan dos chips lógicos entre sí, pero solo en un ámbito limitado y sin utilizar la misma huella que un interposer de silicio completo. EMIB (Embedded Die Interconnect Bridge) de Intel ha sido la implementación de esta tecnología más comentada últimamente.

TMSC LSI, ¿será el futuro de los chips de la industria?

Durante el Simposio de Tecnología 2020 de TSMC, el fabricante taiwanés detalló su propia variante de dicha tecnología, llamada Local Si Interconnect (LSI), que se ofrecerá para las tecnologías de encapsulamiento InFO y CoWoS en forma de InFO-L y CoWoS-L.

TSMC 3D Fabric LSI

Los nuevos avances son parte de lo que TSMC ahora denomina su tecnología de empaque 3D Fabric, que ofrece un repertorio bastante versátil de opciones de integración y encapsulamiento que, por supuesto, incluyen SoIC, InFO y CoWoS.

Una breve explicación para nuestros lectores que no estén familiarizados con estos términos: SoIC (Sistema en Chip Integrado) es la tecnología de integración de unión híbrida y apilamiento de chips de TSMC, que permite apilar múltiples matrices de chips juntas, haciendo que el ancho de banda sea extremadamente alto y que cuenta con una unión entre dies de silicio de bajo consumo. Actualmente, esta tecnología no tiene igual en la industria.

InFO LSI TSMC

InFO es la tecnología de encapsulamiento o empaquetado en abanico de TSMC, en la que se extrae un die de un wafer (oblea) de silicio y se coloca en otra oblea portadora, sobre la cual se construyen las estructuras más grandes como la RDL de cobre (capa de redistribución) y, posteriormente, el sustrato portador.

La variante de TSMC de InFO con integración de LSI se llama InFO-L o InFO-LSI, y sigue una estructura similar con la nueva incorporación de este chip intermediario de interconexión de silicio local para la comunicación entre ambos chips.

CoWoS-L TSMC

CoWoS (Chip-on-Wafer-on-Substrate) de TSMC se describió originalmente como la tecnología de envasado con interposer de silicio 2.5D de la empresa, que actualmente todavía se encuentra bajo la especificación CoWoS-S, pero mientras tanto también cubre otras tecnologías de encapsulamiento. Tal y como dice su descripción, sobre el substrato base se construye primero el RDL y solo como último paso se añade el chip de silicio al conjunto.

CoWoS-L es la nueva variante de la tecnología de empaquetado de chips de TSMC, que agrega la interconexión local de silicio que se utiliza en combinación con un RDL de cobre para lograr un mayor ancho de banda que si se utilizara una implementación de empaquetado RDL (CoWoS-R), y además tiene un coste inferior a si se utilizara un interposer de silicio completo (CoWoS-S). En otras palabras, con esta tecnología de encapsulado se obtiene un mejor rendimiento a menor coste.

TSMC describe LSI como un chip activo o pasivo (dependiendo de las necesidades de los diseñadores del chip y de su presupuesto). La fundición de TSMC espera completar la calificación de InFO-L en el primer trimestre de 2021, mientras que CoWoS-L se encuentra en un proceso de precalificación por el momento. Se espera que las tecnologías de interconexión de puentes de silicio como LSI y EMIB brinden diseños de chips de alto rendimiento a un coste menor tanto para el diseñador como para el consumidor.

En resumen: chips con mayor rendimiento y más baratos, algo que se debería traducir (de cara al usuario) en procesadores más potentes y baratos.