Las CPU y GPU al límite: esta es la tecnología revolucionaria de Intel

Seguramente la gran mayoría no le deis cuenta al hecho de que nos encontramos en el borde de una encrucijada en cuanto a las CPU y GPU se refiere. No hay mucho margen, no hay mucho tiempo y el que queda se agota. Se necesita un cambio en un componente tan básico como el concepto de informática en sí mismo: en el transistor. Intel tiene su visión del problema y una solución: así será Intel RibbonFET.

Para entender la solución primero tenemos que ser conscientes del problema, comprenderlo y saber cuáles son los límites que nos marcarán, así que en este caso vamos a empezar por ahí, por los problemas de los transistores actualmente. Un transistor es la unidad mínima eléctrica que puede ser fabricada para un componente electrónico, un elemento eléctrico como tal que está hecho de semiconductores y grabado por unos escáneres increíblemente avanzados mediante una longitud de onda en unos espejos.

Es básicamente un interruptor que es interconectado entre decenas de capas de silicio (por norma general) de un tamaño ínfimo y que tiene una función extremadamente clara: alterar el flujo de corriente que pasa por él, dando paso o cortándola. Cada corte o paso representa o bien un cero o bien un uno en binario y con el paso del tiempo lo que se ha logrado es perfeccionarlo permitiendo más velocidad en el cambio de estado, más o menos energía para dicho cambio y más o menos eficiencia al dejar pasar la corriente.

Nos acercamos al borde del transistor

Como habremos pensado ya, todo transistor tiene una serie de diseños que varían según el fabricante. Intel tiene su visión, TSMC igual y Samsung más de lo mismo, así que aunque todos más o menos se copian en los avances, la implementación y mejoras son distintas.

Hace ya una década Intel introdujo el transistor FinFET, el cual ha sido el escogido por todos los fabricantes, pero ese diseño está llegando a su fin por varios motivos. Con este tipo de transistor teníamos un diseño flexible del mismo, normalmente ancho, donde varias gates lo atravesaban, permitiendo a los fabricantes controlar mejor la gestión de energía, los materiales de soldadura y construcción, así como seguir reduciendo su tamaño en nanómetros.

El problema principal que tenemos es simple: no se puede reducir mucho más su tamaño, puesto que tenemos un espacio longitudinal limitado y las gates de cada transistor no pueden unirse más sin perder electrones. A esto hay que sumarle que la distancia entre ellas es tan minúscula que la soldadura e interconexión requiere de nuevos materiales y aleaciones tremendamente caras, algunas todavía experimentales, que garanticen el paso de energía y no dispare el precio.

¿Cuál es la solución? Un nuevo tipo de transistor que permita no solamente más capas que impulsen la corriente, mejoren el control, la soldadura y la eficiencia, sino que logren que entre transistores se reduzca la distancia a Angstroms (unidad de medida molecular y atómica).

RibbonFET, la solución de Intel

Si no puedes seguir reduciendo el espacio y controlando todos los parámetros sin disparar el coste, solo queda investigar un nuevo camino. Ese nuevo camino en forma de una arquitectura nueva para el transistor recibe el nombre de GAA o conocida también como Gate-All-Around. A partir de aquí el concepto se divide en tres vertientes o incluso 4 (no está totalmente claro):

  • TSMC GAAFET.
  • Samsung MBCFET.
  • Intel RibbonFET.
  • Global Foundries está en un limbo con rumores, pero nada concreto.

¿Qué ocurre aquí? Pues que al igual que pasó con FinFET, GAA va a tener varias variantes basándose todas en el mismo concepto de transistor. Ya hablamos de Samsung MBCFET, GAAFET todavía no ha sido expuesto como tal aunque llegará con los 2 nm de la compañía, así que tras la presentación de Intel en su Architecture Day 2021 y tras desvelarse algunos detalles más, vamos a conocer la apuesta del gigante azul: RibbonFET.

Intel-Nanoribbon-transistor

El concepto es sencillo, pero difícil de implementar. Se cogen un transistor de ancho flexible el cual será reducido a cada salto litográfico y el cual permite que varias capas, ahora llamadas nanosheet, sheets a secas o fins por la industria, se conecten verticalmente en el transistor en vez de horizontalmente. ¿Qué se consigue? Pues en primer lugar reducir enormemente el ancho del transistor, permitir más nanosheets en menor superficie y sobre todo, una sola Gate que controlará toda la energía de la celda.

La electrostática ha mejorado enormemente como mostró Intel en su presentación oficial, donde solo tenemos que ver los tamaños del Pitch Gate y el Gate Stack. Se pasa de 6 nm x 50 nm a 12 nm x 7 nm y con más nanosheets de control y mejor soldadas.

Nanosheets variable según las necesidades

Intel-process-technology-innovations-timeline-infographic-nanometros-20a

Al parecer y según hemos podido ver en diversos documentos desde que Intel habló de este nuevo tipo de transistor, parece que el gigante azul puede hacer acopio de un número variable de nanosheets por transistor.

Este detalle es importante, puesto que a medida que Intel vaya bajando la litografía en base a mejores escáneres EUV va a poder o bien mantener el mismo número o bien retirar las que necesite para optimizar cada Gate. Los documentos muestran desde 2 hasta 5, pero en el último datasheet el número redondo parece ser 4. Más fins/nanosheets requieren más pasos para crear el transistor, así que eleva el coste de cada chip, por lo que posiblemente Intel comience con un número medio de ellas hasta que tenga un control del grabado y producción, materiales y soldaduras mejoradas que permitan eliminar un número de nanosheets determinadas y poder reducir costes sin comprometer la estabilidad, velocidad o eficiencia de los transistores.

Esto lógicamente dependerá de la altura de la Gate y con ello el número de Sheets que podemos instalar en ella, ya que ahora en vez de estar rodeada por tres sitios como pasaba en FinFET, cada fin está totalmente rodeada por la Gate, lo que por un lado es óptimo, pero por otro dificulta la reducción de la altura entre las sheets.

¿Cuándo implementará Intel RibbonFET en sus chips? Según la propia compañía en 2024, seguramente a finales de ese mismo año si todo va bien, aunque si fuese viento en popa podríamos verlo para mediados de ese mismo año. En cualquier caso, será su proceso litográfico 20A el que la incluya y competirá con GAAFET de TSMC y MBCFET de Samsung. Intel está tan segura de que marcará la diferencia que ya ha afirmado que liderará de nuevo la industria de los semiconductores y su tecnología en 2025, sin duda una declaración de intenciones.

2 Comentarios