Actualmente hay tres escenarios que representan un «cuello de botella» en un PC y que por pura lógica serán los que obtengan mayores innovaciones: SSD, memoria RAM y PCIe. Para cualquier sistema y sentando una base, es necesario que los buses sean de mayor ancho de banda para que los componentes puedan aumentar el rendimiento. En este escenario sigue trabajando PCI-SIG, donde acaba de presentar su versión 0.5 del nuevo PCIe 6.0 ¿cuándo llegará al mercado?
No se ha estrenado oficialmente PCIe 5.0 y la especificación de su sucesor acaba de darse a conocer. Es bien sabido en la industria que actualmente el primer cuello de botella que van a encontrar los nuevos FPGA, procesadores y memorias RAM va a ser dicho bus, por lo que prima encontrar una solución a modo de nueva versión para seguir impulsando el mercado, tanto de servidor como de consumo.
PCI-SIG no quiere repetir los problemas con PCIe 4.0
El largo trabajo que discurrió entre PCIe 3.0 y PCIe 4.0 supuso bastantes quejas desde muchos sectores y empresas al consorcio por la cantidad de años (7 en concreto) desde una versión hasta otra.
La industria maneja cada vez más datos, los SSD habían llegado casi al límite del rendimiento en sus versiones NVMe, las tarjetas gráficas casi acaparaban todo el bus disponible y en servidores los FPGA necesitan una mayor velocidad para interconectar almacenamiento y RAM.
No le quedó más remedio a dicho consorcio PCI-SIG que aumentar el ritmo de investigación y desarrollo para paliar el déficit que han acumulado durante estos años, como resultado, en tres años vamos a tener dos revisiones de la interfaz y bus (si todo va bien), ya que pretenden lanzar esta nueva versión PCIe 6.0 en algún momento de 2021.
Los 5 pasos para terminar la especificación
Como todo estándar, requiere de una serie de pasos antes de lanzar la versión final, donde las compañías pueden aportar su granito de arena en cuanto a necesidades para su hardware:
- Versión 0.3: concepto del bus e interfaz, descripción de las características clave y arquitectura.
- Versión 0.5: primer borrador, aspectos clave y comentarios de las empresas interesadas para agregar funcionalidades.
- Versión 0.7: Primer borrador completo, definición completa a todos los niveles, incluidos los eléctricos, no se pueden agregar más características.
- Versión 0.9: borrador final para permitir a los miembros una revisión de la tecnología para su propiedad intelectual.
- Versión 1.0: versión final ya terminada y oficial.
Características de PCIe 6.0
De momento y a falta de que los fabricantes o empresas añadan alguna característica más, las principales especificaciones de esta nueva versión son las siguientes:
- Se duplica el ancho de banda hasta los 64 GT/s desde los 32 GT/s del PCIe 5.0.
- Implementación de la versión 4 de Pulse Amplitude Modulation (PAM4), la cual permitirá empaquetar más bits en el mismo tiempo en un canal en serie.
- Incluirá FEC (Forward Error Correction) de baja latencia con mecanismos que mejoren la eficiencia del ancho de banda.
- Se mantiene la compatibilidad con versiones previas de PCIe
- Alcance similar a PCIe 5.0
De momento y a falta de que todas las empresas se reúnan en la próxima conferencia de Desarrolladores PCI-SIG en 2020 que se celebrará a principios de junio no habrá más novedades. Estas igualmente se esperan, ya que al parecer se pretende dar a conocer inmersiones más profundas de las características de la tecnología, así que por ahora todo está abierto.
PCI SIG ha comenzado ya el lanzamiento de la versión 0.5 de PCIe 6.0 que incorpora las sugerencias aportadas por los miembros desde la versión 0.3. Después de un progreso ya bastante trascendental se espera que sea en el año 2021 que llegue la especificación 1.0 final, así que lo más probable es que no sea hasta finales de 2021 o principios de 2022 cuando empezaremos a ver los primeros dispositivos compatibles con PCIe 6.0.