En los próximos años, el nodo N5 de la mayor fundición asiática se convertirá en el más importante de los nodos de fabricación en los próximos años. Pues bien, a través de un análisis de uno de los chips ya fabricados bajo dicho proceso de fabricación, se ha descubierto que la densidad del nodo 5 nm de TSMC es menor de lo esperado. ¿Estamos ante una mala noticia o una falta de sinceridad por su parte?
El nodo de 5 nm de TSMC y sus variantes se van a convertir en el más relevante en los próximos años dentro del PC. No solo por el hecho que lo utilizará AMD para sus futuros chips como son los Ryzen 7000, EPYC Genoa y las GPU RX 7000. Tampoco nos podemos olvidar que TSMC es también cliente e incluso Intel, ya que las gráficas integradas en Meteor Lake y algunos componentes de gráfica HPC Ponte Vecchio lo usarán para su fabricación. Por lo que de una u otra forma, los principales actores de la industria hacen uso de este nodo de fabricación de una u otra forma. Aunque por el momento, los únicos chips usando dicho proceso de fabricación son los de Apple
La densidad del nodo de 5 nm de TSMC es menor de lo anunciado
Aunque dicho titular pueda parecer negativo, esto tiene una explicación y es que desde Angstronomics han hecho un interesante artículo donde nos informan el motivo por el cual TSMC ha dado mal la densidad de su nodo de 5 nm. Con ello nos referimos a la cantidad de transistores por área y, por tanto, lo complejos que pueden construirse los chips. La fundición Taiwanesa afirma oficialmente que es de 171 millones de transistores por milímetro cuadrado. Sin embargo, un análisis exhaustivo revela que dicha cifra es menor y que es de 137.6 millones de transistores por milímetro cuadrado.
Esto lo han hecho midiendo a través de un microscopio electrónico el tamaño de los transistores usados para construir el prosador Apple A15 de los iPhone de última generación. Los cuales miden 210 nm en el Cell Height y 51 nm en el CPP. Pues bien, ambos valores se utilizan de manera comparativa para saber el tamaño de un transistor respecto a un nodo anterior. Así pues, el nodo de N7 de TSMC tiene unos valores 240 nm y 57 nm respectivamente, lo que le da una densidad de 90.64 millones de transistores por milímetro cuadrado. En el caso del nodo de 10 mm de Intel, bautizado recientemente como Intel 7, hablamos de una cifra de 100.33.
Si las cifras os marean, no os preocupéis. Esto significa que en el mismo espacio los diseñadores de chips pueden colocar hasta un 51.8% más de puertas lógicas en sus chips construidos a 5 nm que los de 7 nm. Lo que significa que no se trata de un salto de nodo completo. Realmente los transistores no son ni de 5 nm. Dado que dicha métrica dejo de corresponder con la realidad hace tiempo y se trata más bien de una herramienta de marketing.
¿Ha dado TSMC cifras falsas?
No, realmente no, y esto es debido a que la fundición taiwanesa no utiliza la métrica que os hemos comentado en la sección anterior. Lo que suele hacer TSMC es adaptar un chip ya conocido al nuevo nodo para sacar sus métricas. Para ello hacen uso del diseño de un Cortex A72, claro está que al ser esté un diseño fabless, la fundición tiene toda la libertad el mundo a la hora de usar un tipo de transistor u otro para la construcción de las diferentes puertas lógicas que componen el chip.
Así pues, como se puede ver en la imagen de arriba de estas líneas, podemos deducir de donde saca TSMC sus cifras. Y es que se refiere solamente a la densidad de la lógica. Por lo que se descarta la SRAM o las partes analógicas del chip, por ejemplo. De paso se puede ver como el salto de los nodos actuales a los futuros no da como resultado un ahorro sustancial del consumo o un aumento de velocidad importante. Lo que explica en parte el aumento en el consumo de los modelos de alta gama de la próxima generación de tarjetas gráficas de NVIDIA y AMD.
En todo caso, esto no afecta en nada a ninguno de los socios de la fundición y los futuros chips que se harán en ella. Muchos de ellos ya terminados y a punto de ser impreso en sus obleas a gran escala.
