TSMC reducirá el coste de sus 3 nm disminuyendo las capas EUV

La entrada de Intel al mercado de las fundiciones para terceros ha hecho que TSMC tenga que optimizar su nodo N3 en cuanto a costes con tal de no perder clientes. Es por ello que han tomado la decisión de recortar la cantidad de capas EUV en el nodo de 3 nm de TSMC. Pero, ¿cuáles son los motivos de esta decisión y cómo puede afectar el mercado? Os contamos las respuestas.

Todavía estamos esperando que el nodo de 5 nm se estandarice en PC, lo cual esperamos para 2022. TSMC no puede estar de brazos cruzados y ha de tener listo su nodo de 3 nm. El cual entrará a fabricar chips en masa a partir de la segunda mitad de 2022. De los cuales ya sabemos que los primeros clientes serán tanto Apple y sorprendentemente también Intel. Como cada nodo se empezará creando chips de bajo consumo y más pequeños antes de dar el salto a los más complejos como son las CPU y GPUs para PC, para los que deberemos esperar a 2023 o incluso 2024.

La idea de TSMC para los 3 nm, reducir la cantidad de capas EUV

EUV Render

Los costes de despliegue de cada nodo de fabricación son cada vez más altos, la carrera espacial que es el mundo de los semiconductores ha hecho que cada vez más fabricantes se hayan ido borrando de seguir en ella. Actualmente podemos contar la cantidad de fundiciones que pueden con los nodos más avanzados utilizando los dedos de una sola mano y nos sobrarían algunos de ellos.

Los altos costes han hecho que TSMC tenga que gastarse una burrada de 100.000 millones de dólares para desplegar los nuevos nodos en los siguientes tres años. Un capital inmenso del que los diferentes inversores temen que tenga un retorno mucho menor que en anteriores generaciones. ¿El mayor gasto en los nuevos nodos? Las máquinas EUV cuyo alto coste hará que se trate del nodo más caro hasta la fecha, es por ello que TSMC ha decidido tirar de un plan de mejora continua, el cual le permite recortar el equipamiento EUV para su nodo de 3 nm.

¿Cómo piensan conseguirlo? Pues parece ser que recortando el número de capas EUV que se utilizarían en el nodo de 3 nm. Las cuales van aumentando con cada nuevo nodo de fabricación de TSMC. Estas empezaron a ser 4 en el nodo N7+ de TSMC, para aumentar a 5 en el nodo N6. Para los chips a 5 nm serán necesarias entre 14 y 15 capas EUV y la cosa se va a las 25 capas con los 3 nm. ¿El plan de TSMC? Reducirlas a 20 para abaratar costes.

Una guerra para optar por los mejores clientes

Intel TSMC

La entrada de Intel como competencia para TSMC junto al apoyo del gobierno de los EEUU, el cual quiere convencer qué la fabricación se realice no solo en suelo estadounidense. sino por una de las grandes empresas de dicho país. Esta situación es la ha hecho que TSMC haya tenido que optar por ciertas soluciones para reducir costes.

A día de hoy, el nodo de N3 o de 3 nm de TSMC es uno de los más avanzados a falta de que Intel presente el suyo propio. ¿Entonces cuál es el problema? Pues por el hecho que un aumento en los costes de despliegue de cada nodo aumenta el coste de las obleas y se llega al punto en que utilizar un nodo más avanzado no resulta económicamente viable.

No todos los componentes de hardware requieren nodos extremadamente avanzados para funcionar, esto reduce la utilidad de los nodos más avanzados y encarece el hardware que los utiliza. De ahí a que empresas como TSMC estén buscando formas de abaratar los costes de sus futuros nodos. Más cuando ahora parece que va a tener una competencia mucho más feroz, tras años en los que todo apuntaba a un monopolio absoluto por inmovilidad de sus competidores.