Una de las preguntas que nos hicimos cuando AMD presento la caché apilada en sus núcleos Zen 3 fue: ¿vamos a ver la V-Cache en futuras APU Ryzen? Por el momento no han dado ninguna confirmación oficial, pero esta pregunta también nos la hemos hecho nosotros y hemos llegado desde el conocimiento a una interesante reflexión.
El mayor problema que hay de cara al rendimiento de todo procesador hoy en día es la distancia de este con la RAM, por dos motivos claros: velocidad de acceso y consumo de energía en la transmisión de datos. Por lo que lo mejor es tener una memoria intermedia y dentro de la propia CPU a la que llamamos caché que va cogiendo fragmentos de la RAM que son necesarios en cada momento, pero por desgracia el espacio disponible en una unidad central de proceso es limitado.
La llamada V-Cache de AMD no es más que una forma de extender la caché L3 de los núcleos Zen 3 más allá de su límite físico a través de instalarla por encima del CCD y utilizando vías a través de silicio para la interconexión. Aunque por el momento no lo hemos visto dicha extensión de la caché aplicada a las APU de la compañía. ¿A qué se debe?
¿Es posible que veamos la V-Cache de AMD en sus futuras APU?
La idea de colocar memoria en 3D no es nueva, ya la vimos hace unos años en los SoC de algunos teléfonos inteligentes con la interfaz WideIO, pero esta era de cara a colocar la RAM encima del procesador. En cambio la propuesta de los de Lisa Su se basa en hacer crecer la capacidad de la caché de último nivel para la CPU y aquí es donde entra la letra pequeña. Si tuviésemos que dar una respuesta a la pregunta que encabeza esta sección del artículo que ahora estáis leyendo, entonces sería un sencillo y escueto sí, pero como decimos esto tiene letra pequeña.
En una APU o un SoC, palabras para un mismo tipo de procesador, tenemos varios núcleos heterogéneos, y por tanto no iguales, que se comunican a través de un mismo mecanismo de intercomunicación con un único pozo de memoria RAM a nivel físico. Esto significa que si colocamos la V-Cache en una unidad de este tipo no funcionaría igual que como lo hace el CCD Chiplet de Zen 3. En resumidas cuentas, la V-Cache en una futura APU de AMD no sería solo la caché de último nivel para la CPU que esta incorporará, sino también para la GPU y sería un punto en común para ambas.
El hecho de que existe un nivel de caché más allá de los núcleos, pero antes del controlador de memoria o en este, no debería sorprendernos, ya que esto es algo que es común en los procesadores para teléfonos inteligentes para comunicar los diferentes componentes en el SoC. La idea es que si ir a la RAM a consultar un dato que ha dejado un núcleo es energéticamente caro entonces tiene más sentido hacerlo en una memoria interna en la que los diferentes componentes puedan acceder y de ahí a crear un nivel de caché adicional.
Además, la V-Cache pese a ser un pozo de memoria físicamente compartido entre CPU y GPU puede tener un direccionamiento interno dividido en dos partes: una con coherencia de memoria con la CPU y otra sin para uso exclusivo de la GPU y sus aceleradores que obviamente no sería coherente con la unidad central de proceso. Esto sería una forma de llevar las ventajas de la Infinity Cache de la propia AMD de las GPU dedicadas a las integradas.
