La total adopción del nuevo estándar de memoria en los futuros Ryzen 7000 no solo suponen el abandono total de la DDR4. Si no también en optimizaciones de cara al acceso a la DDR5 en sus núcleos Zen 4. La cual a primera vista puede parecer contraproducente, es por ello que hemos decidido explicaros en qué consistirá y por qué será importa importante de cara al rendimiento en ciertas aplicaciones.
Para que nuestros lectores entiendan la importancia del cambio de AMD en el controlador de memoria integrado de sus Zen 4 hemos de aclarar un concepto básico. El acceso a la RAM no es continuo, sino que la señal se sincroniza en un proceso de diferentes periodos en la que la señal entre ambos componentes, la memoria y el procesador, se sincronizan. Algo que explicamos detalladamente en un artículo acerca de cómo se comunican un procesador y su RAM.
Por lo que cuando hablamos de latencia de acceso no estamos hablando de la velocidad de comunicación entendida como la cantidad de datos que se transmiten en una unidad de tiempo. Eso es el ancho de banda y este es dado de manera irreal, debido a que hay ventanas de acceso que impiden que la comunicación sé dé el 100% del tiempo. La paradoja de la DDR5 respecto a la DDR4 es que si bien es mucho más rápida, esta tiene una latencia, medida en ciclos, más alta. ¿Significa que es más lenta? No, por el hecho que la DDR5 transmite más datos en la misma cantidad de tiempo que la DDR4, sin embargo, hay un caso especial
El nuevo controlador de memoria DDR5 para los AMD Zen 4
AMD abandonará el uso de memoria DDR4 en su Ryzen 7000 basado en arquitectura Zen 4, esto significa un nuevo controlador de memoria compatible con DDR5 que se espera que pueda alcanzar una velocidad de transferencia de 5200 millones de transferencias por segundo. Para otras memorias más rápidas, el controlador usaría el clásico método de dividir su velocidad de reloj a la mitad, con tal de no superar el límite de consumo energético de dicha parte del procesador y que la señal se sincronice.
¿Su mayor novedad? La capacidad de bajar la velocidad de reloj a la memoria y al IMC a cambio de disminuir el tiempo de latencia de acceso. Esto que puede parecer contraproducente es clave en ciertos escenarios donde la latencia es más importante que el ancho de banda. Por lo que a la hora de operar con la DDR5, el Zen 4 partirá de dos perfiles dinámicos distintos. Uno para aplicaciones sensibles a la latencia y otro para aquellas que requieran ancho de banda.
La clave es que cuanto más ancho de banda se tiene con una memoria mayor es la cantidad de peticiones que se hacen a la memoria RAM, por lo que reducir el ancho de banda también lo hace con el número de peticiones a la misma. Disminuyendo la carga de trabajo del IMC y en consecuencia disminuyendo la latencia.
Otras optimizaciones que esperamos en los Ryzen 7000
Hay dos mejoras clave de cara a mejorar el rendimiento en los Ryzen 7000 que esperamos que AMD haya implementado en su próxima generación de procesadores. La primera de ellas es la disminución de los ciclos de acceso a los diferentes niveles de caché, algo en lo que Intel ha tenido una amplia ventaja en las últimas generaciones de procesadores y uno de los puntos flacos a solventar por parte de los de Lisa Su.
El aumento de latencia por la DDR5 amplía la distancia entre el procesador y la memoria aún más, por lo que existe cierto margen de cara a procesadores futuros para un nuevo nivel de caché o para la adopción de la V-Cache, la cual tiene algo más de latencia, pero que aumenta el tiempo de hits en la caché. En todo caso, para los Zen 4 con V-Cache deberemos esperar todavía y tenemos muy claro que AMD implementará la de segunda generación, con una capacidad mucho más alta.
