Hemos hablado de soslayo en varias ocasiones sobre la nueva revolución que van a tener que enfrentar todas las grandes compañías de los semiconductores, así como las fundiciones actuales. No es otra que el cambio de paradigma, una vez más, en los transistores actuales. FinFET está dando síntomas de agotamiento desde hace dos generaciones y Samsung ya ha dado el primer paso para situarse como líder en este campo con su tecnología MBCFET y sus 3 nm, ¿qué mejoras traerá?
Como bien sabéis, la mayor parte de un procesador o de cualquier chip está conformado por transistores; a mayor número de estos, mayor potencia bruta de cómputo tendrá el chip, o dicho de otra manera, mayor número de tareas simultáneas será capaz de ejecutar. Por eso cada vez es más importante la miniaturización de estos transistores, que desde hace ya décadas están en el orden de los nanómetros, y ha llegado un punto en el que los fabricantes están teniendo cada vez más dificultades para poder hacerlos más pequeños.
Es curioso cómo una toma de decisiones sobre una estrategia puede marcar el mercado global. Tanto TSMC como Intel y Samsung van a volver a luchar por el mejor proceso litográfico de la actualidad y del futuro más cercano con los 3 nm y 5 nm respectivamente. Pero más allá de la densidad, en camino a seguir para lograr disminuir el tamaño de los transistores traerá cola con su implementación.
Samsung MBCFET, sus 3 nm traerán transistores GAA de nueva generación
FinFET es una tecnología super explotada y con fecha de caducidad. Los tres grandes lo saben y Samsung es la primera que va a tener disponible una tecnología de nueva generación que promete unas bondades realmente difíciles de creer a día de hoy.
Dicha tecnología se engloba dentro de lo que Samsung ha presentado como Multi-Bridge Channel FET o MBCFET e integrará como principal novedad los nuevos transistores Gate-All-Around o también conocidos como GAA.
Estos nuevos transistores están formados como una nanoescala y se les conoce en su apilamiento como Nanosheet o Nanohojas por la forma en la que se permite escalar dichos componentes que sustituyen parcialmente a los fins tradicionales. El apilamiento es en forma vertical, estando dichas Nanosheet en formato horizontal, como los folios en un paquete para impresora.
Este sistema consigue una mayor corriente por pila y permite salvar los problemas actuales que contiene FinFET y su altura, algo que TSMC e Intel han superado momentáneamente pero que tiene las horas contadas por motivos obvios.
Ventajas de la tecnología Samsung MBCFET
Samsung enumera tres ventajas en cuanto a arquitectura y con ello tres ventajas en cuanto a tecnología se refiere. La primera de ellas es que MBCFET no requiere con sus Nanosheet un área adicional para mejorar las velocidades, ya que estas pueden ser apiladas verticalmente en lugar de agregar más fins como hace la tecnología FinFET actual.
La segunda ventaja es que para su creación Samsung se ha basado en los procesos actuales de diseños tradicionales FinFET. Esto tiene una ventaja muy clara de cara a los diseñadores, ya que pueden reemplazar los diseños FinFET con MBCFET sin cambiar de footprints.
Por último y en relación con esta segunda ventaja, MBCFET es compatible (y comparte de hecho) las mismas herramientas de proceso y metodología de fabricación que FinFET, por lo que el coste para su industria es mínimo y la implementación será muy rápida. La pregunta entonces, vistas sus características, es sencilla, ¿a qué equivale todas estas mejoras si comparamos FinFET vs MBCFET?
A mismo proceso litográfico (3 nm en este caso) Samsung ha facilitado unas cifras muy claras de mejora para MBCFET: -50% de consumo de energía, +30% de mejora de rendimiento y -45% de reducción del área. Cifras muy contundentes que sin duda van a marcar un antes y un después en los chips que lo implementen, tal cual pasó con FinFET en su momento.
En principio, esta tecnología comenzará a producirse en serie para los 3 nm de la compañía a partir de 2021, donde 2022 será el momento al que llegue al mercado y donde tanto TSMC como Intel tendrán que competir contra ella.
La primera lo hará con 3 nm basados en FinFET, mientras que Intel es una incógnita con sus 5 nm EUV. Será interesante ver quien se lleva el gato al agua en una lucha ya no por la densidad y rendimiento del nodo, sino por la reducción del área y el consumo de energía como tal.
