Es muy posible que tengas algún dispositivo electrónico que utilice la tecnología FinFET y no lo sepas. Esta tecnología está presente en SSDs y procesadores, entre otros componentes. Así que, te pedimos que nos acompañes a descubrirla.
Intel fue uno de los primeros fabricantes en utilizar la tecnología de transistores FinFET en la manufacturación de procesadores. Los transistores FinFET están presentes en la mayoría de dispositivos electrónicos, pero no todo el mundo sabe a ciencia cierta qué es esta tecnología o dónde se utiliza.
¿Qué es la tecnología de fabricación FinFET?
La palabra FinFET viene a ser una abreviación de «Fin Field Effect Transistor«, que traducido al español significa «Transistor de efecto de campo de aleta (fin)». Se trata de un transistor que está construido en un sustrato de aislante de silicona (SOI). El transistor FinFET se compone de una fuente, un contacto de drenaje y una puerta para controlar el paso de la corriente. Se diferencia de los MOSFET en que la inclusión de una barra 3D encima del sustrato de silicio: la aleta.
Intel fue la primera en utilizar la tecnología FinFET en 2012 con sus procesadores Ivy Bridge. Los FinFET son estructuras 3D que se apilan por encima del sustrato. La construcción de un transistor FinFET está compuesta por los siguientes pasos:
- Sustrato. Es la base de todo transistor FinFET y le recubre una capa dura en su parte superior.
- Aletas. Cuestión importante son las dimensiones de las aletas. Por ejemplo, en un proceso de 22 nm, el ancho de las aletas podría ser de 10 a 15 nm.
- Deposición de óxido. Con la deposición, se persigue aislar a las aletras entre sí.
- Planarización. Llega un momento en el que se el óxido se aplana y la máscara dura actúa como una capa en sí.
- Grabado en hueco. Se requiere otro proceso de grabado para rebajar el film de óxido y, así, conseguir formar una aislamiento lateral de las aletas.
- Instalación de la puerta. Se deposita una capa de polisilicio sobre las aletas y se envuelven hasta 3 puertas alrededor del canal.
Cada transistor tiene dos aletas y dos compuertas de control. Aquí, el canal de paso tiene mucho control, pero su problema es el espacio: si se reducen las compuertas, el espacio para añadir aletas es menor. Estas aletas componen la fuente y el drenaje para permitir más volumen en el área, en comparación del que ofrece un transistor plano tradicional.
El problema viene cuando queremos un proceso litográfico de menor tamaño, objetivo perseguido por AMD para conseguir más rendimiento y más eficiencia. La litografía establece cuántos transistores entran por milímetro cuadrado. Al fin y al cabo, un transistor se enciende y se apaga, pero para lograrlo éste tiene unas dimensiones en la compuerta que permite abrir o cortar el paso de la corriente.
La longitud de la compuerta es la clave de este transistor: a menor longitud, mayor precisión en el control de la corriente y más transistores por metro cuadrado. Sin embargo, no hay que abusar de ello porque el rendimiento puede verse afectado.
Así, llegó el paso de contacto del transistor (pitch to shrink), una solución ideada por los fabricantes para mejorar los transistores. Intel llevó esta solución a cabo con sus últimos procesadores, lo que dio lugar al famoso proceso 14 nm ++. Según TSMC, la longitud mínima es de 25 nm: si bajamos esa cifra, el rendimiento del transistor empeora.
La tecnología FinFET se apoya en la Ley de Moore, que permite a los fabricantes de semiconductores la creación de procesadores y módulos de memorias más pequeños, con un mejor rendimiento y consumiendo menos energía. Es una tecnología usada, principalmente, en la fabricación de procesadores, memorias RAM y discos duros SSDs.
El futuro no va de la mano de FinFET
Hay que tener en cuenta que todo avanza, y la tecnología FinFET se empieza a quedar obsoleta porque presenta ciertas limitaciones. De este modo, aparece Nanosheet, una tecnología en la que los transistores tienen las aletas apiladas verticalmente, en vez de horizontalmente. De ahí el nombre «nano hojas», acuñado por su disposición parecida a la de las hojas de un libro.
Este transistor tendría capas de silicio y SIGe dispuestas verticalmente y sería la puerta para la estandarizacion del proceso de 5 nm. Como toda tecnología novedosa, cuenta con barreras iniciales: su diseño es complejo, lo que requiere un espaciador interno para controlar el voltaje y drenaje.
Puede que esta tecnología de transistores quede en una anécdota, surgiendo otra mejor. De igual manera, el apilamiento vertical es el camino, como hemos visto en la memoria HBM2e.
