AMD EPYC Rome de 64 núcleos aparece en SiSoft Sandra desvelando sus frecuencias

Escrito por Javier (Javisoft) López

Zen 2 y la nueva gama de EPYC Rome son sin duda los grandes atractivos de AMD para este 2019. Todas las miradas están centradas en sus nuevas arquitecturas y su novedoso proceso de fabricación, donde, al menos, deberían de situarse a la altura de Intel a mismo número de núcleos. Hoy tenemos las primeras pruebas de una CPU EPYC de 64 núcleos, donde se han desvelado sus frecuencias.

AMD EPYC ZS1406E2VJUG5_22 / 14_N: el primer sample que muestra sus cartas

amd epyc rome exito frente a intel xeon ice lake

Hasta ahora, EPYC Rome bajo la nueva arquitectura de AMD eran solo especulaciones, donde la propia compañía no había soltado prenda de sus nuevos procesadores para servidor.

Y es que para el entorno empresarial tanto AMD como Intel suelen ser más cautelosas a la hora de ofrecer datos e intentan que las filtraciones sean las menores posibles a través de números de muestra muy limitados, también conocidos como Engineering samples o ES.

En este caso tenemos ante nosotros al primer procesador EPYC Rome de 64 núcleos y 128 hilos, que se ha posicionado directamente entre los 30 procesadores más rápidos del mundo que han pasado por el software SiSoft Sandra.

Sus frecuencias, de momento, son bajas

AMD-EPYC-Rome-SiSoft-Sandra

No podemos esperar frecuencias de locura como las que tenemos en escritorio, ya que hablamos del mundo de los servidores, donde cada vatio por clock cuenta.

Pero si es cierto que lo ofrecido por este ES es realmente escueto, pero profundicemos. Lo que muestra SiSoft Sandra es una velocidad de 1.4 GHz, pero si nos fijamos en la nomenclatura desvelada y usamos el esquema que tenemos de gamas anteriores de AMD para discernir dicha nomenclatura, encontraremos que su frecuencia en turbo puede aumentar hasta los 2.2 GHz.

Esto son otros números sin duda, aunque quedaría por saber cuántos núcleos pueden acceder al turbo y en qué medida de ellos.

Otra curiosidad, que no recordamos haber visto hasta ahora, es que fija una frecuencia al IMC, en este caso 800 MHz.

¿Es posible que el chiplet I/O tenga una frecuencia totalmente diferente y esta sea reconocida, mostrada e incluso pueda ser overclockeada?

El reparto de caché se hace de forma distinta a lo visto

AMD Zen 2 EPYC

Dejando el rendimiento a un lado, que, aunque es espectacular, es mucho más interesante centrar nuestra atención en otro dato a tener en cuenta como son las cachés.

Ya que en este Sample porta 32 MB de L2 y una espectacular caché L3 de 256 MB, las cuales se reparten de forma distinta a lo visto: 64 x 512 KB en el caso de la L2 y 16 x 16 MB en el caso de la L3.

Esto es realmente curioso, ya que determina que cada chiplet tendría 32 MB de L3, o lo que es lo mismo, 4 MB por núcleo, pero además deja una división de 16 MB por cada 4 cores, ya que esos 256 MB en total están divididos en 16 vías.

AMD EPYC Rome

Esto da a entender que la jerarquía interna, de seguir nuestras conclusiones, está formada por 4+4 núcleos dentro de cada chiplet con sus 32 MB correspondientes, donde entendemos que son totalmente transparentes para los demás núcleos circundantes.

Siguiendo el ejemplo y la jerarquía descrita, cada chiplet tendría 4 MB de L2 disponible, siendo ésta repartida de la siguiente manera: 2 MB por cada grupo de 4 núcleos y 512 KB por núcleo respectivamente.

Estos datos sorprenden por la cantidad y reparto de las vías de acceso y determinación, lo cual puede ser un gran indicativo de lo que pretende hacer AMD con Zen 2 para escritorio.

Fuente > SiSoft Sandra

Continúa leyendo
  • Kinetix

    No es “Engine Sample” es “Engineering Sample” Muestra de Ingenieria.

    estos son de los primeros procesadores que salen de fabrica, para pruebas y analisis de estabilidad y correccion

  • Nikolo666

    La mitad de la l3 esta en el IO, seguramente para copiar la informacion de las l3 de los chiplets, de forma que se puedan “comunicar” entre ellos de forma optima.

  • manga098

    Siendo honesto me dejó un tanto frío, espero más de este procesador.

    Habrá que esperar a ver pruebas cuando esté terminado su desarrollo.